Laporan 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Percobaan

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

    A. Alat

1. Module D'Lorenzo

2. Jumper

B. Bahan

a. D Flip-FLop (7474)

Gambar 3. IC 7474

b. J-K Flip-Flop (74LS112)

Gambar 4. IC 74LS112

c. Power DC

Gambar 5 . Power DC

d. Switch (SW-SPDT)

Gambar 6. Switch

e. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Percobaan [Kembali]

4. Prinsip Kerja [Kembali]

Pada rangkaian diatas digunakan J-K flip flop disebelah kanan dan D flip flop disebelah kiri. 

 

Pada rangkaian J-K flip flop, B0=1 untuk inputan S, B1=0 untuk inputan J, B2=clock untuk inputan clock, B3=dont care(digunkan 0), B4=dont care(digunakan 0). Berdasarkan tabel kebenaran dari J-K flip flop, inputan j dan k berfungsi saat reset dan set tidak aktif atau diinput dengan 0. Jika set dan reset bernilai 1, maka apapun inputan j dan k tidak akan berpengaruh. Pada rangkaian flip-flop diatas dapat dilihat dalam kondisi yang diberikan bahwa nilai Q adalah nol dan Q' bernilai 1 hal ini karena input j dan k dalam keadaan low hal ini sesuai dengan tabel kebenaran, dimana jika j yg digabungkan dengan clock yg aktif dalam keadaan low dan input k bernilai low maka outputnya tidak akan berubah (dalam keadaan tetap).

Pada rangkaian D flip flop, B0=1 untuk inputan R, B4=dont care(digunakan 0) untuk inputan S. D flip-flop  bekerja dengan keadaan aktif low sesuai dengan inpu B4. Untuk mengatur output pada Q dan Q' diatur dengan menggunakan input pada B1 dan B4, karena B5 dan B6 dalam kondisi dont care(diputus)

5. Video Percobaan [Kembali]

6. Analisis [Kembali]

1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?

==> Pada percobaan, saat B0 dab B1 diberi logika 0 maka hasilnya adalah J-K flip flop dengan Q=1, Q’=1 dan D flip flop dengan Q=1, Q’=1. Clock tidak mempengaruhi output karena R-S bernilai 0

2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?

==> Pada percobaa, B3 adalah input utuk clock dari J-K flip flop. Ketiak B3 tidak dihubungkan pada rangkaian, maka output akan bergantung pada inputan R-S.

 

3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!

a.       Toogle : kondisi yang terjadi saat input pada J-K adalah 1 dan hasil output nya akan berubah-ubah ketika clock diganti.

b.      Not change : kondisi yang terjadi saat input R-S, J-K adalah 0 dan hasil outputnya tidak akan berubah-ubah.

c.       Kodisi terlarang : kondisi pada R-S saat input bernilai 1 dan output bernilai 1. Keadaan ini terlarang karena akan menyebabkan kerusakan pada flip-flop.

7. Download [Kembali]

Download HTML DISINI

Download File Rangkaian DISINI

Download Video Percobaan DISINI

Download Datasheet IC 7474 DISINI

Download Datasheet IC 74LS112 DISINI

Download Datasheet Switch DISINI

Download Datasheet LogicProbe DISINI