Senin, 28 Maret 2022

Module 2 Percobaan 1



Percobaan 1 Kondisi 9



1. Kondisi
[Kembali]

Percobaan 1 Kondisi 9

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=1, B2=clock, B3=don’t care, B4=0, B5=don’t care, B6=don’t care
2. Video Rangkaian[Kembali]


3. Rangkaian Simulasi [Kembali]




4. Prinsi Kerja [Kembali]
Pada rangkaian diatas digunakan J-K flip flop disebelah kanan dan D flip flop disebelah kiri. 
 
Pada rangkaian J-K flip flop, B0=1 untuk inputan S, B1=0 untuk inputan J, B2=clock untuk inputan clock, B3=dont care(digunkan 0), B4=dont care(digunakan 0). Berdasarkan tabel kebenaran dari J-K flip flop, inputan j dan k berfungsi saat reset dan set tidak aktif atau diinput dengan 0. Jika set dan reset bernilai 1, maka apapun inputan j dan k tidak akan berpengaruh. Pada rangkaian flip-flop diatas dapat dilihat dalam kondisi yang diberikan bahwa nilai Q adalah nol dan Q' bernilai 1 hal ini karena input j dan k dalam keadaan low hal ini sesuai dengan tabel kebenaran, dimana jika j yg digabungkan dengan clock yg aktif dalam keadaan low dan input k bernilai low maka outputnya tidak akan berubah (dalam keadaan tetap).

Pada rangkaian D flip flop, B0=1 untuk inputan R, B4=dont care(digunakan 0) untuk inputan S. D flip-flop  bekerja dengan keadaan aktif low sesuai dengan inpu B4. Untuk mengatur output pada Q dan Q' diatur dengan menggunakan input pada B1 dan B4, karena B5 dan B6 dalam kondisi dont care(diputus)



5. Link Download[Kembali]

Download HTML DISINI
Download File Rangkaian DISINI
Download Video DISINI
Download Datasheet 74LS112 DISINI
Download Datasheet 7474 DISINI

Tidak ada komentar:

Posting Komentar

Modul 4

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan Perancangan 2. Komponen 3. Dasar Teori 4. Listing Program 5. Flowchart ...