Laporan 1 Modul 4

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Percobaan

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

    A. Alat

1. Module D'Lorenzo

2. Jumper

B. Bahan

b. J-K Flip-Flop (74LS112)

Gambar 4. IC 74LS112

c. Power DC

Gambar 5 . Power DC

d. Switch (SW-SPDT)

Gambar 6. Switch

e. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Percobaan [Kembali]

4. Prinsip Kerja [Kembali]

Rangkain menggunakan 4 D flip flop dan memiliki output 4 bit. Rangkain ini merupakan rangkaian shift resister SISO yang memiliki jalur input 1 dan saluran output 1 sehingga data kan masuk dan keluar satu per satu. Cara kerjanya, flip flop pertama menerima input dari clk/spdt, keluaran dari flip flop pertama menjadi inputan bagi flip flop kedua dan begitu seterusnya.

Pada rangkaian, terdapat satu masukkan input pada D flip flop pertama dan satu keluaran pada flip flop terakhir Angka akan terus bergeser dari bit pertama hingga bit keempat. Pergeseran masukkan suatu biner ke kiri aau ke kanan dimana akan mewakili MSB dan LSB dari 4 binner keluaran. Pada proses pergeseran, resister akan menyimpan data sementara.

Berdasarkan percobaan rangkain, data pertama SISO kan terkirim pada ck 5, 6, 7, 8 dan kan terkirim semuanya pada ck 8

5. Video Percobaan [Kembali]

6. Analisis [Kembali]

1. Analisa output yang dihasilkan tiap tiap kondisi?

2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke flip-flop, bandingkan output yang didapatkan?

Jawab :

1. Berdasarkan percobaan, output yang dihasilkan tipa-tiap kondisi adalah :

    a. kodisi satu didapatkan bahwa shift register tipe SISO. Inputan didapatkan dari switch B1 yang masuk satu persatu dan diperoleh output yang keluar satu per satu. SISO adalah inputan yang masuk satu per satu(serial), dan output keluar satu per satu(serial).

     b. kodisi dua didapatkan bahwa shift register tipe SIPO. Inputan didapatkan dari switch B1 yang masuk satu persatu, Switch B2 dalam keadaan falltime, dan diperoleh output yang keluar sekaligus pada clk 5. SIPO adalah inputan yang masuk satu per satu(serial), dan output keluar sekaligus(paralel).

     c. kodisi tiga didapatkan bahwa shift register tipe PISO. Inputan didapatkan dari switch B3, B4, B5, dan B6 yang masuk sekaligus, switch B1= 0, B0 dan B2 bernilai 1 dan diperoleh output yang keluar satu per satu. PISO adalah inputan yang masuk sekaligus(paralel), dan output keluar satu per satu(serial).

     d. kodisi empat didapatkan bahwa shift register tipe PIPO. Inputan didapatkan dari switch B3, B4, B5, dan B6 yang masuk sekaligus, B0=1, B1 dan B2 bernilai 0 dan diperoleh output yang keluar satu per satu. PIPO adalah inputan yang masuk sekaligus(paralel), dan output keluar sekaligus(paralel).

    

2. Berdasarkan percobaan yang telah dilaksanakan didapatkan bahwa :

    a. Kondisi 1 dan 2

Output dari keempat flip flop bernilai set karena pin B3, B4, B5, B6 berlogika 0 sehingga pin set aktif (pin set aktif low). Output pada keempat flip flop 1111.

    b. Kondisi 3 dan 4

- jika B3, B4, B5, B6 berlogika 1 maka rangkaian dalm kodisi tetap. Rangkaian shif resister SISO aktif saat B1 diatur 1 dan 0.

- jika B3, B4, B5, B6 berlogika 0 maka rangkaian dalm kodisi set sehingga semua output bernilai 1. Rangkaian shif resister PIPO aktIF karena output keluar bersamaan.

7. Download [Kembali]

Download HTML DISINI

Download File Rangkaian DISINI

Download Video Percobaan DISINI

Download Datasheet IC  74111 DISINI

Download Datasheet Gerbang NOT DISINI

Download Datasheet Gerbang AND DISINI

Download Datasheet Switch DISINI

Download Datasheet LogicProbe DISINI