Laporan 1 Modul 3

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Percobaan

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

    A. Alat

1. Module D'Lorenzo

2. Jumper

B. Bahan

b. J-K Flip-Flop (74LS112)

Gambar 4. IC 74LS112

c. Power DC

Gambar 5 . Power DC

d. Switch (SW-SPDT)

Gambar 6. Switch

e. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Percobaan [Kembali]

4. Prinsip Kerja [Kembali]

Counter yag digunkan adalah counter asyncronus tipe up. Rangkain dihubungkan dengan Vcc dan menggunakan 4 flip flop karena kondisi membutuhkan 4 bit.

Clock flip-flop pertama dihubungkan dengan clock sedangkan clock yang lainnya menerima input dari output Q flipflop sebelumnya. Pada rangkaian terdapat 2 relay yang tidak dihubungkan dengan ground. Apabila relay dihubungkan dengan ground maka rangkain bukan lagi counter karena pada prinsip kerja flip-flop J, K, dan Clock tidak memiliki pengaruh jika R dan atau S terhubung. Fungsi relay pada rangkain ini adalah sebagai reset counter jika ingin mengulang kembali perhitungan.

Dikarenakan menggunkan clock, maka input akan berubah secara otomatis. input akan masuk ke flip-flop pertama senilai 0(input biru) dan memiliki keluaran Q1 senilai 1(output merah). Output Q1 kemudian masuk ke flip-flop kedua dan memiliki output Q2 senilai 0(output biru). Hal yang sama terus terjadi hingga ke flip-flop kedelapan. Dikarenakan hanya Q1 yang bernilai 1 maka pada logic hanya logic sebelah kanan yang bernilai 1.

Pada rangkain perubahan atau perhitungan terjadi dengan jeda waktu karena counter asyncronous  dipasang secara serial sehingga antar flip-flop membutuhkan waktu yang berbeda untuk memperoleh input. Flip flop kedua harus menunggu output flip-flop pertama untuk mendapatkan input.

5. Video Percobaan [Kembali]

6. Analisis [Kembali]

1. Analisa output percobaan berdasarkan ic yang digunakan?

Jawab:

Berdasarkan percobaan, didapatkan bahwa rangkaian yang digunakan adalah counter asyncronus tipe up yang menghitung dari 0-15. Dalam perhitungan, perubahan antar bit atau keluaran flipflop memiliki jeda wajtu karena yang mendapat input clock hanya flipflop pertama dan flipflop selanjutnya mendapat input dari keluaran Q flipflop sebelumnya. 

2. Analisa sinyal output yang dikeluarkan jk flipflop kedua dan ketiga?

Jawab:

Berdasarkan percobaan didapatkan bahwa keluaran JK flipflop kedua dan ketiga menghitung dengan bit 2¹ dan 2². JK flipflop kedua menerima input clock dari keluaran Q JK flipflop pertama. Sinyal dari JK flipflop kedua berubah setelah dua kali clock(raisetime dan falltime) atau setelah dua kali perubahan pada JK flipflop pertama. JK flipflop ketiga menerima input clock dari keluaran Q JK flipflop kedua. Sinyal dari JK flipflop ketiga berubah setelah empat kali clock(raisetime dan falltime) atau setelah dua kali perubahan pada JK flipflop kedua.

7. Download [Kembali]

Download HTML DISINI

Download File Rangkaian DISINI

Download Datasheet IC 74LS112 DISINI

Download Datasheet Switch DISINI

Download Datasheet LogicProbe DISINI